VHDL COMPONENT中的unsigned 接口总是错误

发布网友

我来回答

1个回答

热心网友

类型unsigned是在程序包std_logic_arith中声明的,所以在上面描述中的第2行之后插入USE IEEE.STD_LOGIC_ARITH.ALL;

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com